图2-1 系统硬件框图

2。1 系统时钟电路设计 文献综述

如图2-2所示为本系统设计中的时钟电路设计，如图中器件Y1所示，该电路中时钟电路所采用的晶振为50MHz的有源晶振，该有源晶振主要采用3。3V的直流电源作为系统时钟电路的供电电源。电路中C1、C2电容主要的作用是在电路中作为滤波作用，其中电感L1的主要作用是隔离的作用，时钟输出端CLK电阻R20在该电路中的主要作用是起到阻抗匹配的作用，因此该电路的设计可稳定的输出系统设计要求所需的频率，经电路仿真和实际电路测试，该时钟电路可以稳定输出50MHz的时钟频率，在示波器中实际观察其频率漂移误差范围约（≤±100KHz），在示波器中实际测试观察可以看到频率中的纹波很小几乎可以忽略不计，该时钟电路是FPGA最小系统中常用的系统时钟电路，因此该设计电路非常可行，稳定性也很好。

图2-2 系统时钟电路

2。2 电源管理电路设计

如图2-3所示为本系统设计中的电源管理电路，如图所示自上到下依次为电源指示灯D1，主要采用一个发光二极管，在二极管的阳极采用一个1K的电阻在电路中主要起到限流的作用；中间一层电容则是在电源管理电路中起到滤波的作用，主要作为3。3V电源以及1。2V电源的滤波；底下一层电路则是电源管理电路的主控制电路，从左到右依次提供直流5V的电源，经过C7、C8电容滤波，输入到电路中经过稳压芯片输出3。3V与1。2V的电源。其中稳压片LM1085主要输出3。3V的电源，该稳压芯片的供电电压范围为输入的5V供电系统。稳压片U5即1117-1。2主要输出1。2V的电压，其中供电电压为3。3V的电压。其中3。3V的电源主要提供给FPGA芯片外部供电，1。2V则作为FPGA芯片内部供电。