图2.1 DDS原理框图

2.1.1  相位累加器

相位累加器的结构如图2.2所示，它由一个N位加法器和一个N位寄存器构成，每来一个参考时钟脉冲，N位加法器就将频率控制字K与N位寄存器的输出数据进行累加，累加的结果又送至寄存器进行数据缓冲，以使加法器在下一个参考时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性动作。

图2.2 相位累加器结构图

2.1.2  波形存储器

波形存储器也叫正弦查询表，其示意图如图2.3所示，是一种可编程的只读存储器，它的周期正弦信号用采样编码值来表示，经过相位来寻址正弦信号的幅度信息。用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位-幅值的转换，即可以在给定的时间上确定输出波形的抽样幅值。N位寻址地址ROM相当于把 的正弦信号离散成具有 个样值的序列，而每一个量化电压序在ROM中以D位数据存放，则 个样值的幅值以D位二进制数值固化在 ROM 中，按照地址的不同可以输出相应相位的正弦信号的幅值。

图2.3 波形存储器示意图

2.1.3  数模转换器

数模转换器将波形存储器输出的幅度量化序列转化成对应的电平输出，将数字信号转变成模拟信号。然而实际上由于DAC分辨率有限，其输出信号并不能真正地连续可变，所以只能输出一个阶梯波形，必须经过抗镜像滤波，滤除输出波形中的镜像才能得到一个平滑的波形。

2.1.4  低通滤波器

上述所提到的抗镜像滤波器一般是一个低通滤波器，它要求在输出信号的带宽内有较平坦的幅频特性，在输出镜像频率处有足够的抑止。

2.2  DDS的工作原理

DDS系统输出的的理想余弦波信号 可以表示为：

                        （2.1）

其中 为振幅，  为初相位，  为信号的频率。则信号的相位表示为：

                              （2.2）

由此可以得出在任何时间增量 内，相位增量 ，在此式中，如果另 ， ，则有：

                    （2.3）

此式的意义在于将 （一周）相位平均分为 个等份，所以有：

 ，                     （2.4）

上述公式可以看出频率控制字K与输出信号频率成正比。当K=1时，输出最小频率即频率分辨率 。

由奈奎斯特采样定理可知，合成信号的频率不能超过参考时钟频率的一半，所以DDS系统理论上的最大输出频率为 。

然而实际中由于受低通滤波器的限制，从而使得 。

通过以上的分析，我们可以得到以下几点结论：

（1） DDS系统的频率分辨率只与系统的参考时钟频率 和相位累加器的位数N有关。增加累加器位数以及减小系统时钟频率都能有效的提高频率分辨率。

（2）DDS系统的输出频率只与频率控制字K、参考时钟频率 和相位累加器的位数N有关。在系统时钟频率和相位累加器位数固定的情况下，通过改变频率控制字K的值，可以方便的控制输出信号的频率。