2。2。4 布线

布线是依据网表中的所有信息，在芯片内将模块完成连线的过程。主要的功 能是使让所有的模块都相互连接，还有对其结果反复测试，进行优化。在布线过 程中，首先进行总体布线，完成后，再进行详细布线，使布线更加合理优化。有 效的利用这两种布线方法，可以有效的避免局部闭塞。

2。2。5 压缩

在布线结束后，再进行压缩步骤，对整个版图更加优化的阶段。压缩就是对 芯片的面积进行进一步的缩小，将所有的模块进行左右移动。目前，包括一维压 缩和二维压缩。

2。3   布图规划中的成本函数的构成

在用于实现物理设计初始设计过程中，一个电路模块需要被放置在适当的位 置在一个芯片上，这种布局规划的过程，它在 VLSI 电路的改进的性能中有着重 要作用。由于信息科学的发展和用户的实际需求增加，VLSI 电路的尺寸变得越 来越小。因此，布图规划的设计要求也越来越严格和复杂，这就要求布图规划降 低设计复杂度。最重要的是，布图规划必须利用对现有模块的几何信息，开发更 快，更准确的方法来改善布局规划。总之，在一个代表性的合理性和复杂性将显 著影响最终布局规划解决方案的质量。文献综述

鉴于布局规划，其所有模块都固定轮廓内的限制，且这些模块必须没有重叠。 基于这个前提，固定轮廓布图规划的目标是最小化的芯片面积，因为芯片的制作 材料是硅，面积过大会导致制作成本太高，而且也不符合现代集成电路产品发展 的方向；另外，还有其他布局规划的成本，如线长，也将予以考虑。较短的线长， 不仅可以降低信号延迟，但也可以方便线路互相联系。

成本函数是确定为候选平面图解决方案中最好的，它的合理性和准确性直接 决定获得的展位图解决方案的质量标准。为了自由轮廓的平面布局，面积和线长 的线性组合被用于构建成本函数[14]，它是由下式(2-1)给出：

Anorm Wnorm

在布局过程中，面积和总线长存在矛盾，所以用上式我们可以求出面积和总

线长的最优解，其中 A 是总面积，

Anorm 是平均面积；W 是总线长，

Wnorm 是平

均线长；α为 0。5。为了计算平均面积和平均线长，我们可以扰动 10 次或 20 次， 得到 10 或 20 个 A 和 W，取平均值得到 Anorm 和Wnorm 。

为固定轮廓布图，构建其成本函数的一种流行的方式是，以合成的自由轮廓

布局规划和固定轮廓约束的成本函数。在此通过多余的高度和宽度讨论了两个功 能。此外，一个惩罚项并入成本函数，以便兼顾两者的约束（高度和宽度限制） 和目标（面积和总线长度最小化）。总之，通用惩罚函数框架被采用，它是由下 式(2-2)给出：

其中，Vlocation 代表惩罚项，λ是用来强加惩罚项的系数。两个版本（Adya 和 马氏，2003 年）用于推动固定外形的约束满意度，Vlocation 的表达式使用芯片的长 和宽以及规划好模块后组成的长和宽来表示的，可以有不同的表示方法，下面给

出的表达式也各有优缺点。如公式(2-3)和(2-4)所示：

这里，这两个函数被认为是替代品。同样，其他两个功能也被选择作为候 选，如公式(2-5)和(2-6),它们表示如下：

在(1)式中，过度的高度和宽度具有相同的权重，它等于 1。然而，这些模 块将在 x 方向更糟灵活性比在 y 方向上，如果纵横比大于 1，反之亦然。换句话 说，模块的灵活性将在 x 和 y 方向相当不同，如果高宽比为远离 1。在公式(2-5)，来*自-优=尔,论:文+网www.youerw.com