本课题源于通信系统中对于高性能稳定频率源的需求，实现了 10GHzPLL 锁相本振设 计。根据实际应用与功能实现要求，在分析比较多种实现锁相本振的方案基础上，确定了 采用 C 波段 5GHz 锁相环倍频的实现方式，并对各模块的各指标根据实际要求进行了计算 和分配。为频率的锁定与性能指标，采用单片机 ATMEGA48 芯片输出控制字控制 PLL

（ADF4107）输出；为保证信号相位噪声，采用 ST53-TGM20 恒温 20。000MHz 晶振，使用 ADIsimPLL 软件仿真环路滤波器，由鉴相器 ADF4107、环路滤波器、压控振荡器 HMC430 组 成的锁相环路将信号频率锁定在 C 波段 5GHz。通过倍频器 HMC368 将信号倍频至 10GHz 输 出。完成了原理设计、芯片选型并且绘制了相应的电路远离图以及 PCB 板图，根据 PCB 版 图刻板，进行了实物的焊接、装配调试，最终完成了 10GHz 频率的锁相本振。79035

关键词  本振源 PLL10GHz  ADF4107

毕 业 设 计 说 明 书 外 文 摘 要

Title 10GHz PLL phase-locked local oscillator design

Abstract

10GHz PLL phase-locked local oscillator design is achieved in this paper。 Depending on the application and functional implementation requirements, after analyzing and comparing multiple programs which are able to achieve the phase-locked local oscillator design, this paper double 5GHzfrequency signal from phase-locked loop。 Indexes of system modules are calculated and distributed according to the actual requirements。 To get frequency locked and meetthe demand, single-chip ATMEGA48 chip output control word which make PLL (ADF4107) output。 Considering the signal phase noise, 20。000MHzof Constant-temperature Crystal Oscillator,ST53-TGM20 is used,。The software ,ADIsimPLL, getloop filter simulated。 the PLL,being composed of the phase detector PLL (ADF4107), loop filter, and VCO (HMC430)would produce the signal whose frequency is locked in the 5GHz of C-band。 The signal multiplier (HMC368)output10GHz signal。 This paper complete the design of principles, chip selection ,circuit diagram and PCB diagram。 The practicalof frequency phase-locked local oscillator design is made to output 10GHz signal。

Keywords local oscillatorPLL10GHz  ADF4107

本科毕业设计说明书 第 I 页

目 次

1 引言 1

1。1 研究背景 1

1。2 研究现状… 1

1。3 论文主要设计工作 2

2 本振源方案设计 3

2。1 系统指标分析… 3

2。2 方案实现原理框图 3

2。3 锁相环模块介绍 4

2。4 环路滤波器的仿真设计 6

2。5 本章小结 11

3 硬件电路设计 12

3。1 电源模块设计 12

3。2 基于 ADF4107 的锁相环电路设计 15

3。3 基于 HMC368 倍频电路的设计 17

3。4 AD4107 和 ATMEGA48 的软件配置… 19

3。5 本章小结 23

4 实物电路的装配与调试 24

4。1 PCB 制版 24

4。2 产品调试