4。7。3 1117稳压器电路连接 19

4。7。4 JTAG接口电路连接 19

4。7。5 USB接口电路连接 19

5 ELF-650开发板PCB设计 20

5。1器件封装 20

5。1。1 QFP-144T封装 21

5。1。2 SOT-223封装 21

5。1。3 XTSMD封装 21

5。1。4 USB封装 22

5。2 布局 23

5。3 布线 24

5。4 覆铜 26

6 PCB焊接 27

6。1器件实体 27

6。2插装元器件焊接 28

6。3贴装元器件焊接 29

7 时钟设计 30

7。1时钟 30

7。1。1 时钟频率 30

7。1。2 整点报时 30

7。2 显示设计 31

8系统调试与测试 35

8。1电路连接 35

8。2 导入开发板 35

8。3 故障分析 37

9 总结与分析 39

致谢 40

参考文献 41

附录 42

1 引言

随着半导体设计方法和工艺技术的迅速发展，当今的制造工艺能够提供更丰富更高速的逻辑、更快的I/0以及更低价位的新一代可编程逻辑器件。比较常用的为复杂可编程逻辑器件(Complex Programmable Logic Device, CPLD)。为满足应用需求,CPLD在硬件层面控制输入和输出（I/ O）提供了更快速的响应时间和更专业化的功能。本次课题就是基于国产ELF系列CPLD的开发板设计。

1。1课题背景

随着当今社会的进步，CPLD器件朝着越来越高速、更高的集成度、更加复杂实用的功能性和更加灵活的方向发展。CPLD的主要构成部分是：以可编程互连矩阵单元为中心的可编程逻辑宏单元（LMC，Logic Macro Cell），LMC拥有繁琐的I/O单元互联结构，在用户自主选择方面，可以根据用户的喜好生成一些有特定功能的电路结构，这表现出LMC逻辑结构是比较复杂的。 CPLD的优点是设计的逻辑电路具有时间可预测性，其原因是内部各逻辑块的互连使用固定线长的金属导线连接，这样一来避免了以分段式互连结构时序而造成的不完全预测的缺点。

如今数字集成电路有着巨大的需求量，CPLD的简单易用性不仅使得设计变得更加简单快捷，并且节省了反复流片验证造成的巨额成本。对于一些小批量应用的场合，将可以直接利用CPLD来实现，而不需要再去专门为其订制数字芯片。

CPLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。