6脚：高触发端TH；

7脚：放电端。7脚连接了放电管集电极，可以对定时器的电容进行放电；

8脚：外接电源VCC；

 74LS85（见图2。1。2）

数值比较器。该芯片主要用于比较两个位数相同的二进制数，来判别它们的相对大小，有大于，小于或等于三种状态

 图2。1。2  74LS85

引脚功能如下：

10,12,13,15脚：字A输入端，高位A3，低位A0；

9,11,14,1脚：字B输入端，高位B3，低位B0；

2脚：A<B级联输入端；

3脚：A=B级联输入端；

4脚：A>B级联输入端；

5脚：A>B输入端；

6脚：A=B输入端；

7脚：A<B输入端；74LS190（见图2。1。3）

可预置的十进制同步加/减计数器，74190的预置是异步的。当置入控制端（PL）低时，不管时钟CLK状态，输出端（Q0～Q3）可预置进入状态与输入数据相一致（D0～D3）的状态。74190的计数方式是同步计数，主要是通过CLK加在4个触发器上而达成。当计数控制端（E）为低电平时，在时钟上升沿的作用下Q0～Q3同时变化，从而消释了异步计数器中产生的计数尖峰。当计数模式控制（D/ U＇）为低电平时计数增加，计数模式控制（D/ U＇）为高电平时计数减少。只有在时钟为高电平时（E）和（D/ U＇）才能够发生跳变。

图2。1。3  74LS190

引脚功能如下：

15,1,10,9脚：数据输入端；

3,2,6,7脚：数据输出端；

14脚：时钟端；

4脚：计数控制端；

5脚：计数方式控制端；

11脚：置入控制端；

13脚：行波时钟输出端；

12脚：进位/错位输出端；4543（见图2。1。4）

将BCD码转为七段码的译码器/驱动器

图2。1。4  4543

引脚功能如下：文献综述

5,3,2,4脚：四位BCD码输入脚；

9,10,11,12,13,15,14脚：七段字符显示的七个段的位置码；

6脚：时钟端；

1脚：锁存使能信号端；

7脚：滤波端74LS175（见图2。1。5）

数值锁存器，当时钟端输入上升沿时，输入端（D1-D4）被锁存到输出端（Q1-Q4）。在时钟处于其他状态时，输出是独立的，与输入无关