第三章根据存储测试装置总体方案设计，针对选择的加速度传感器，设计相应的加速度调理电路；基于FPGA控制器，设计片外AD转换电路、存储器电路、RS232串口通讯；针对各电路所需不同供电电压设计系统电源电路；对PCB电路板布局布线。

    第四章在QuartusII9.0软件环境下，使用Verilog硬件描述语言设计以FPGA为核心的各子模块，以实现对硬件电路的调控，并利用LabVIEW8.6软件编写了上位机通讯界面。

    第五章对传感器和PCB板进行调试。阐明调试过程、调试数据、调试结果及调试中遇到的问题、解决方案。实验结果证明，该系统可以完成实验室条件下的三维加速度测量，基本满足系统性能指标，具有一定工程参考价值。

2 总体方案

2.1 系统性能指标

    本文所设计的三维加速度存储测试系统，可用于爆炸场中由地震波引起的三维加速度的测量，为爆炸强度的分析、建筑物抗冲击能力评定等提供依据。在爆炸环境中，地震波的纵波对目标结构产生纵向加速度，该方向的加速度一般不超过1g，对目标无法产生毁伤；地震波的横波产生的横向加速度则对毁伤目标产生较严重的毁坏，加速度值一般不超过100g。由传感器工作频率范围得到系统工作带宽为0.5-5kHz。由香农采样定理，选取系统采样频率为200kHz。由于爆炸持续时间在1s之内，采样时间选取1s。为了更好地接近采样的真实波形，采用200ms的预采样。由于测量三维方向的加速度，系统应具有三个采样通道。根据预采样时间、采样时间、采样频率、采样通道，计算可得存储器容量至少1.44MB。

              存储器容量>=（1+0.2） 3 200K×2=1.44MB 

    与上位机的传输方式选用常用的RS232串口通信，串行通讯方式具有使用线路少、成本低的优点，是目前最常用的一种串行通信接口，可方便地连接起不同的设备进行通讯。 

    由以上分析，总结出系统性能指标如下：

1）测量范围：100g；

2）工作带宽：0.5-5kHz；

3）通道数：  3通道；

4）采样频率：200kHz；

5）存储容量：1.44MB；

6）通信方式：RS232。

2.2 总体方案设计

    三维加速度传感器由三个一维加速度传感器组成，通过三个传感器的不同安装方向，得到三维加速度信号。电路板分为三块：对传感器输出信号进行隔直耦合和跟随处理的PCB1，包括电源和AD转换两部分的PCB2，包括FPGA、SDRAM和RS232串口的PCB3。三块电路板通过相邻板上对应的排插接插为一体，与电池一同放于装置外壳内。装置外壳预留串口通信端口和三路加速度信号端口。三维加速度传感器放于装置外壳外，三路输出信号分别接入对应的端口线。测试时，将传感器和装置固定于待测点，测试完成后，将存储测试装置通过串口通信端口与上位机通讯读取三个通道的数据。文献综述

    下面将从装置机械结构设计、硬件电路设计、软件设计三个方面阐述系统总体设计方案。

2.2.1 装置机械结构设计

    根据三块PCB板的面积大小（见第22页），最大面积为3.9cm×5cm，设计一内径为4.5cm，高5.5cm的圆柱形钢外壳，PCB1、PCB2和PCB3通过排插接插，使用一块电池供电。将电路板和电池竖直放入外壳，并在外壳上下面预留串口通信端口和三路加速度信号端口，三条信号线由左到右分别为1通道、2通道、3通道信号