DM642的EMDA能提供超过2Gb/s的外部带宽。EDMA支持64路独立触发的事件传输。64通道DMA,最高时钟可达l/2CPUCLK。
3.3 电源模块
本系统由5V电源供电,通过电源芯片TPS54310,转换为1.4V和3.3V,分别为DSP的内核、DSP的I/O和其他外设供电。并通过电源芯片TPS767D318,将5V输入电源转换为1.8V和3.3V模拟电源,为视频信号的编解码供电。部分原理图所下所示。
图3 5V转1.4V图4 5V转3.3V
图3,4所示的电路中,只需要调节R8、R16和R9、R17的阻值,即可改变输出电压。其计算公式如下:
本设计中,TPS54310需要产生电压1.4V和3.3V,所以R8、R16、R9、R17的阻值可以分别选为:17.4K、10.0K、10.2K、27.4K。
1.4V的内核电压和3.3V的I/O电压的上电时间顺序也有要求,I/O电压需在内核电压上电后100ns后上电。如图3,当上电时,由于电感L3的作用,需经一定延时才能输出1.4V,在此之前2脚VSENSE低于90%Vref,1V4GD输出低电平,使能图4中的TPS54310,这样就达到延时的作用。同时,1V4GD也为下面的复位电路服务。
图5 5V转1.8VA和3.3VA
视频的编解码均涉及到模拟信号,编解码芯片均需要模拟电压。TPS767D318输入5V电压,1.8V与3.3V固定输出,或者1.5V到5.5V可编程输出,本设计中选择1.8V与3.3V固定输出。
以上电源模块均需要旁接滤波电容,此处不在图中显示。
3.4 视频输入模块
视频输入模块主要任务是将摄像机传来的视频模拟信号经解码器转化为视频数字信号供DSP处理。TMS320DM642提供专用的多路视频口,可以直接与大部分视频编解码芯片无缝连接。
本设计中,视频输入部分的解码器采用芯片TVP5150PBS。TVP5150PSB是一款高性能的视频解码芯片,可以自动识别各种视频制式(PAL,NTSC等);支持两路复合输入(CVBS与S端子);只外接14.31818MHz的晶振即可支持多种视频制式;可为外部编码器提供同步信号(可使编解码同步);且带有IIC接口,可通过IIC对其内部寄存器进行操作,改变各种属性。
DM642通过IIC总线对TVP5150PBS进行配置,由IIC总线由时钟输入/输出线(SCL)和数据输入/输出线(SDA)组成。可通过上拉或下拉引脚YOUT7/IIC来确定IIC地址,本设计中进行的是下拉,地址为0xB8。
本设计中,直接利用14.31818MHz的晶振对TVP5150PBS进行时钟输入。DM642的1号视频口VP1_D[0..7]与TVP5150PBS的数据口YOUT[0..7]相连。
DM642与TVP5150PBS的连接简图如图6所示。
图6 DM642与TVP5150PBS的连接图
TVP5150PBS的视频输入信号电压大小范围为0.75Vp-p,而外部输入信号为1Vp-p,所以需要分压,具体如图7所示。
图7 视频输入分压图
完整的视频输入电路图所下所示:
图8 视频输入
3.5 视频输出模块
视频输出模块的主要任务是将DSP处理后的视频数字信号经编码器后转换为视频模拟信号,然后传给显示器。
本设计中,视频输出部分的编码器采用菲利普半导体公司的视频编码芯片SAA7121H,该芯片将数字YUV视频数据编码为NTSC或PAL复合视频信号或者S-video信号,系统的工作电压3.3V,包含快速IIC总线控制端口和一个同步的时钟产生器,输入数据要求符合Cb-Y-Cr顺序的BT.656格式,每行720像素4:2:2 YUV复用数据。与解码相同,DM642也通过IIC总线对SAA7121H进行配置。
如图9所示,YUV4:2:2格式的数据从DM642的第0视频口VP0_D[0..7]管脚输出,从SAA7121H的数据管脚MP[0..7]输入,经内部模块后以CVBS复合信号或者Y和C信号输出。TMS320DM642的管脚VP0_CLK输出同步时钟到SAA7121H的LLC管脚,场、行同步信号RCV1、RCV2分别与VP0_CTL0和VP0_CTL1相连。
- 上一篇:居民小区供配电系统设计+文献综述
- 下一篇:AT89C51单片机车流量检测系统设计与仿真实现
-
-
-
-
-
-
-
巴金《激流三部曲》高觉新的悲剧命运
浅析中国古代宗法制度
NFC协议物理层的软件实现+文献综述
江苏省某高中学生体质现状的调查研究
C++最短路径算法研究和程序设计
g-C3N4光催化剂的制备和光催化性能研究
高警觉工作人群的元情绪...
中国传统元素在游戏角色...
上市公司股权结构对经营绩效的影响研究
现代简约美式风格在室内家装中的运用