菜单
　　

    2005年，Verilog得到进一步的完善和更新，即1364-2005标准。该版本对上一版本做出了细微的修正，同时还增添了一个相对独立的部分，即Verilog-ASM。这个扩展使得Verilog可以对集成的模拟和混合信号系统进行建模。
    2009年，IEEE 1364-2005和IEEE 1800-2005两个部分合并为IEEE 1800-2009，成为了一个新的统一的SystemVerilog硬件描述验证语言（hardware description and verification language,简称 HDVL）。
    2  系统总体设计
    2.1系统设计的流程
    在对所要开发的系统的理解上和系统进行最初的模块化的基础上，本设计利用Quartus II进行系统开发，进行大体的功能设计。采用以下的流程操作：首先，用Verilog HDL硬件编程语言进行程序的编写，再进行编译，编译成功则进行下一步，否则，要不断地继续完善。然后，进行仿真验证，如果结果满意，则进行对使用芯片的时序分析和设置芯片管脚位置，并将程序下载到硬件电路中。在具体实验箱上验证程序的功能。如果在仿真验证后，结果并不满意，则需要将程序进行进
    一步的修改和完善
  1. 上一篇：MATLAB雷达目标航迹模拟器的ARM软件设计和实现
  2. 下一篇：宽带圆极化微带天线设计+文献综述

  1. FHA和PHA的交叉验证技术在...

  2. HFSS法拉第笼对频率选择表面性能的影响

  3. 小波分析用于图像增强的研究MATLAB仿真

  4. 灰色建模技术的通信运行指标预测

  5. 基于多指标决策的通信网...

  6. Verilog的汉明码（15,11）编解码器的设计与仿真

  7. AT89C51单片机IIC总线的监控...

  8. 上市公司股权结构对经营绩效的影响研究

  9. 浅析中国古代宗法制度

  10. 高警觉工作人群的元情绪...

  11. 中国传统元素在游戏角色...

  12. 巴金《激流三部曲》高觉新的悲剧命运

  13. g-C3N4光催化剂的制备和光催化性能研究

  14. C++最短路径算法研究和程序设计

  15. 现代简约美式风格在室内家装中的运用

  16. NFC协议物理层的软件实现+文献综述

  17. 江苏省某高中学生体质现状的调查研究

　　

About

优尔论文网手机版...

主页：http://www.youerw.com

关闭返回