摘 要：本文基于TSMC 0。18µm CMOS工艺，设计了一款应用于光纤传输系统SDH的1。25Gbps分接器电路。本文设计的1：4分接器电路选取树型分接器结构，由两个低速1：2分接单元，一个高速1：2分接单元以及分频器组成。为了满足系统高速的要求，所有锁存器均采用无尾电流源的电流模（CML）结构。利用Cadence Spectre软件对所设计的电路进行了仿真。仿真结果显示，在电源电压1。8V下该分接电路能稳定工作在1。25Gb/s数据速率，且瞬态仿真图波形良好。94354

毕业论文关键词：光纤通信，CML锁存器，CMOS，分接器

Abstract：In this paper ,it designs a 1。25Gbps demultiplexer circuit used in optical fiber transmission system SDH which based on the TSMC 0。18 µm CMOS technique。 This design of the 1:4 pider circuit selects the structure of the tree type pider, and it is composed of two low speed 1:2 connection units, a high-speed 1:2 connection unit and a frequency pider。 To meet the requirement of high speed, all the latches are used in current mode without tail current source (CML) latch。 The designed circuit has been simulated by Cadence Spectre software。 The simulation results show that the power supply voltage 1。8V under the tap The circuit can work stably in the 1。25Gb/s data rate, and the transient simulation waveform is good。

Keywords: Optical fiber communication, CML latch, CMOS, Demultiplexer

目  录

1  前言 3

1。1  光纤通信 3

1。2  分接器 4

1。3  集成电路的工艺 4

1。4  设计流程 5

2  分接器的基本结构选择 6

2。1  串行结构分接器 6

2。2  并行结构分接器 7

2。3  树形结构分接器 9

2。4  本文中分接器的设计要求 10

3  分接器系统结构描述 11

4  分接器系统的模块电路设计 11

4。1  CML锁存器的设计 11

4。2  D触发器 14

4。3  分频器设计 14

4。4  分接器整体电路图设计及系统前仿真结果 16

结  论 19

参 考 文 献 20

致  谢 21

1  前 言

随着网络和通信技术的快速发展，光纤通信技术已成为目前信息高速公路的主体。分接器处于光接收机的末端，是光接收机等系统中的核心模块，信道中传输的并行的多路低速信号可以由串行高速信号还原而成。最近几年，随着保护环境、节省能源意识的愈渐增强，减小电路功耗成为设计中一个明了的关键任务。

如今，速度级大于1。25Gbit/s的分接器多半应用SiGe，InP等工艺，但此类技术制作花费往往较高，代工困难，并且需要的电路功率损耗大[2]。而CMOS工艺具备花费低、集成度高、工艺易于获得等好处。随着CMOS工艺的愈渐成熟，栅长持续缩小，特征频率fT一并随其愈来愈高，可实现电路的工作速率也逐日升高。

本文基于TSMC 0。18µm CMOS工艺，设计了速度级1。25Gbit/s应用于光纤传输系统SDH，电源电压1。8V的分接器电路，来降低功耗。