菜单
　　

    表2-1
    S    SLAVE ADDR    A    SUB ADDR    A    DATA    A    …    DATA    A    P
    其中，S为总线开始信号，SLAVEADDR为AD的地址，A为应答信号，SUB ADDR为AD内部寄存器的地址，DATA为传输的配置数据，P为总线停止信号。整个写操作过程可以分为空闲、开始、写器件地址、写寄存器地址、写数据、停止共6个状态，它们的相互转换关系如下图2-3所示：
     图2-3
    2．2  AD模块
    该模块主要的功能是接收AD传输来得图像RGB视频数据，并将数据实时送入FIFO中，具体工作流程如下：
      首先，当PC发起图像采集后，AD模块接收从PC传来的控制信号，Cmd_pc，从中获取当前采集图像的分辨率，刷新频率等信息。
    然后，等待场同步信号VS有效，场同步信号有效后，进入等待状态，等待行同步信号HS有效后开始采集。然后将数据输入FIFO中，并且进行相应的计数，如果是分辨率为800*640的图像，则计数到800时，一行数据采集完毕，然后通知SDRAM读取数据，SDRAM支持突发式读写，然后重复上面的操作，直到数据存储完成为止。
    2．3  SDRAM模块
    在该系统中，SDRAM的控制是重要的一个环节，包括缓存从FPGA过来的原始数据和FPGA从SDRAM取数进行处理后送给PCI控制器两个过程，要对SDRAM进行频繁的操作就必须要对SDRAM的读写工作时序控制好，以下介绍SDRAM的工作方式。
    2.3.1 SDRAM 指令
    SDRAM的一系列指令如下表2-2所示：每个指令最终都是通过控制RAS、CAS、WE信号来实现的，
    表2-2
    命令       缩写符号          RAS           CAS                WE
    空操作       NOP             H              H                  H
    页操作       ACT             L              H                  H
    读操作       RD              H              L                  H
    写操作       WR              H              L                  L
    突发终止     BT              H              H                  L
    预充电       PCH             L              H                  L
    配置模式     LMP             L              L                  L
  1. 上一篇：Android系统中视频信号的播放程序设计
  2. 下一篇：CAN总线网络协议分析+文献综述

  1. Cadence高速低噪声比较器设计

  2. USB3.0的CameraLink视频数据传输电路设计

  3. DM6446高速DSP数字图像处理系统研究

  4. BOTDR高速偏振态扰动装置设计研究

  5. FPGA+USB3.0的eMMC数据传输控制上位机软件设计

  6. 高速DSP2808芯片的信号最小检测系统设计

  7. LabVIEW高速数据采集信号分...

  8. 江苏省某高中学生体质现状的调查研究

  9. 上市公司股权结构对经营绩效的影响研究

  10. C++最短路径算法研究和程序设计

  11. 浅析中国古代宗法制度

  12. 现代简约美式风格在室内家装中的运用

  13. NFC协议物理层的软件实现+文献综述

  14. 高警觉工作人群的元情绪...

  15. 巴金《激流三部曲》高觉新的悲剧命运

  16. g-C3N4光催化剂的制备和光催化性能研究

  17. 中国传统元素在游戏角色...

　　

About

优尔论文网手机版...

主页：http://www.youerw.com

关闭返回