- 上一篇：Android系统中视频信号的播放程序设计
- 下一篇：CAN总线网络协议分析+文献综述
2.3.2 SDRAM 初始化
上电后至少等待 100ns，然后至少执行 1条空操作；对所有页执行预充电操
作；向各页发出两条刷新操作指令；最后执行 SDRAM工作模式的设定 LMR命
令用来配置 SDRAM工作模式寄存器，SDRAM工作寄存器如下表 所示。其中
A11～A10是用户保留位；A9用来配置写突发模式；A8～A7是操作模式，通常
为“00”,代表标准操作模式；A6～A4设置 CAS延迟时间；A3决定突发操作模式
是顺序还是间隔型；最后的三位 A2~A0用来配置突发长度。如下表2-3所示：
表2-3
A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
Reserve write brust operating latency mode brust brust length
Mode mode type
2.3.3 SDRAM 读写操作
根据实际应用的需要，发出读、写指令。SDRAM可实现突发式读写，支持的突发长度可配置为1个、2个、4个、8个数据周期或者页模式[7]。并且突发的模式可以配置为顺序或者间隔型。对SDRAM进行访问的最主要操作就是读RD和写WR操作。SDRAM在进行读写操作时，必须要先进行页激活ACT操作，以保证存储单元是打开的，以便从中读取地址或者写入地址，关闭存储单元通过预充电PHC命令实现。在进行写操作时，内部的列地址和数据就会被寄存；进行读操作时，内部地址被寄存，等待CAS延迟时间（通常为1～3个时钟周期）后，读出的数据出现在数据总线上。
为减少 I/ O引脚数量 , SD RA M复用地址线 A0- A11 ,这就使得 SDRA M的容量很大 ,而占用相对较少的管脚。对 SD RA M的访问要以激活命令开始 ,随后发出读或写命令。其中与激活命令同时出现的地址位用来选择要访问的块和行 ,B A1/ BA0用来选择块 , A0—A11用来选择所要访问的行 ;与后面读写命令一起出现的地址位用来选择一个 Burst所要访问的起始列。在读命令发出后到第一个有效数据出现之间有一个间隔,即为CAS反应时间 ,CAS可以设置为2 , 3个时钟。对SDRA M的读写操作一般以 Burst模式进行 ,Burst长度可以设置成1 ,2 ,4 ,8以及全页,常用的长度是8个。其中全页的突发数据长度为任意。
2．4 本章小结
本章主要介绍PCI Express总线的总体设计，然后对相关设计部分的功能进行相关的细分，介绍了每一个模块在设计中的作用，以及该模块的相关功能。
3 PCI Express系统分析
3．1 PCI Express总线简介
PCI Express总线被大家公认为下一代10年总线标准，它可以全面解决 PCI 总线技术所面临的种种问题。PCI Express 的设计不只要取代 PCI 及 AGP 的插槽，同时也会是一些电脑内部系统连接接口，如处理器、绘图、网络及磁盘的 I/O 子系统芯片间的连接。下面简单介绍一下PCI Express总线有那些关键技术优势：
1、 在两个设备之间点对点串行互联（两个芯片之间使用接口连线；设备之间使用数据电缆；而 PCI Express 接口的扩展卡之间使用连接插槽进行连接）；
2、 双通道，高带宽，传输速度快；
在数据传输模式上，PCI Express 总线采用独特的双通道传输模式，类似于全双工模式，大大提高了数据与速度。在传输速度上，1.0 版本的 PCI Express 将从每个信道单方向 2.5Gbps的传输速率起步，而它在物理层上提供的 1～32 速可选信道带宽特性更使其可以轻松实现近乎"无限"的扩展传输能力。
-
Cadence高速低噪声比较器设计
-
USB3.0的CameraLink视频数据传输电路设计
-
DM6446高速DSP数字图像处理系统研究
-
BOTDR高速偏振态扰动装置设计研究
-
FPGA+USB3.0的eMMC数据传输控制上位机软件设计
-
高速DSP2808芯片的信号最小检测系统设计
-
LabVIEW高速数据采集信号分...
江苏省某高中学生体质现状的调查研究
上市公司股权结构对经营绩效的影响研究
C++最短路径算法研究和程序设计
浅析中国古代宗法制度
现代简约美式风格在室内家装中的运用
NFC协议物理层的软件实现+文献综述
高警觉工作人群的元情绪...
巴金《激流三部曲》高觉新的悲剧命运
g-C3N4光催化剂的制备和光催化性能研究
中国传统元素在游戏角色...