1.2.2.2延迟线内插法

与模拟内插法一样，延迟线内插法也是对进行二次测量。在国外这种测量方法被称为是TDC（Time-to-digital converter）法，国外的研究人员对它进行了大量的深入的研究。当脉冲信号到达的时候，延迟线获得启动信号。测量 和 的延迟线的延迟时间分别为 ，  ，当时钟信号到来的时候延迟线获得结束信号，此时延迟单元的数目为  ，则  。以此类推，可以得到 。则延迟线内插法测得的脉冲时间间隔可以表示为如下公式：(1.3)

延迟线内插法的测量原理如图延迟线内插法测量脉冲时间间隔的原理图

延迟线内插法的优点是结构很简单，可以很方便地实现单片集成（即在一片FPGA上实现）；缺点是测量精度难以超过百皮秒量级（LSB） 。延迟线内插法测量的主要误差来源有以下四个方面：

（1）原理误差，或称量化误差（即一个单元的延迟时间 ）。要减少量化误差则要减少延迟单元的延迟时间，增加延迟单元。这样无疑会提高对于设备的要求，同时设备量也会变大；

（2）时间抖动引起的误差（包括了时钟或者触发延迟单元的信号开关的时间抖动）；

（3）随机误差。主要是由于延迟单元自身随着温度变化而产生的抖动、供电电压的随机变化和一些外部干扰引起的；

（4）非线性误差。在延迟线集成的过程中，不可能保持每一个延迟单元都完全的一致。因此，事实上各延迟单元的延迟时间并不能完全相等，而这种情况对外就表现为延迟线单元在集成过程中的非线性。对于这种误差的处理，主要可以采用矢量法、平均法等。

    具体地在测量中运用这种方法，需要通过一个电路系统来实现。系统的具体设计方案如图 1.5 延迟线法系统设计框图所示。

系统中首先将原有的10MHz测量时钟通过PLL方式倍频和移相，使它变成一组频率为200MHz的，中间有一定时间延迟的高频时钟信号。被测信号通过32位异步计算器对延迟的脉冲进行计数。然后可以判断待测脉冲的上升和下降沿与旁边的时钟信号上升沿之间的时间间隔 和 （即插脉冲法中的原理误差 和 ）。并在单片机的控制之下将 和 送至测量模块进行测量，然后将测量结果送个单片机进行处理和最终的显示。

 延迟线法系统设计框图

3 时间—电压转换方法

1TVC方法

在模拟法通过电容充放电的方法测量时间的启发下得出了TVC法，它的测量思路如下所述：

如图1.1所示，设待测脉冲的上升沿比下一个计数脉冲早到的时间为 ，TVC法的主要测量思想是通过将 时间量变换为电信号的方法来对误差 进行进一步的测量。将待测脉冲的上升沿设置为启动触发信号，触发信号启动一阶恒流源以恒定的电流  向电容  充电。设恒流源的内阻为  ，则电容 两端的电压  与充电时间 之间的关系如下式所示：

  (1.4)

然后，将待测脉冲上升沿后的第一个有效的计数脉冲上升沿设置为终止触发信号，当接收到终止信号，则停止对电容充电。此时，电容电压就不继续增长了。设此时的电压值是  ，这一时刻与 时刻的时间差是  ，则有如下关系式成立：

    (1.5)

为了减少甚至消除后级电路对充电电容的影响，在充电电容两端连接一个性能较好的隔离放大器。为了起到很好的隔离效果，这个放大器需要具有比较高的输入阻抗（一般有几十兆欧）。隔离放大器有以下几个作用：（1）可以让电容上的电压保持相对比较长的时间；（2）有一定的放大作用；（3）不对恒流源对电容的充电产生影响。在终止信号的触发下，电容停止充电，然后将电容上的电压值 经过隔离放大器送到ADC电路，进行模拟/数字转换，从而得到一个数字信号的输出 。为了分析方便，将隔离放大器的放大增益设置为单位增益。如果已知ADC的转换位数是  ，满量程的输入电压是 ，则存在如下关系式：