- 上一篇：基于薄膜体声波谐振传感器的生化检测技术研究
- 下一篇：H．264视频转码的设计与实现+文献综述
图2.1 电子万年历系统构成框图
2.1 硬件电路设计
按系统要求如图4.1所示为电子万年历的硬件仿真图，主要包括单片机主控模块、DS1302时钟模块、LCD液晶显示模块、DS18B20温度采集模块等 图2.2 电子万年历硬件图
2.2 系统核心部分——单片机 AT89C52
AT89C52是一个低功耗,高性能CMOS 8位单片机,片内含8k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISP Flash存储单元,功能强大的微型计算机的AT89C52可为许多嵌入式控制应用系统提供高性价比的解决方案。
2.2.1 AT89C52具有下列主要性能
•8KB可改编程序Flash存储器（可经受1000次的写入/擦除周期）
•全静态工作：0Hz～24MHz
•三级程序存储器保密
•128×8字节内部RAM
•32条可编程I/O线
•2个16位定时器/计数器
•6个中断源
•可编程串行通道
•片内时钟振荡器
2.2.2 AT89C52的引脚及功能
AT89C52单片机的管脚说明如图4.2所示。
图2.3AT89C52的管脚
(1) 主要电源引脚
①VCC 电源端
②GND 接地端
(2) 外接晶体引脚XTAL1和XTAL2
①XTAL1 接外部晶体的一个引脚。在单片机内部，它是构成片内振荡器的反相放大器的输入端。当采用外部振荡器时，该引脚接收振荡器的信号，既把此信号直接接到内部时发生器的输入端。
②XTAL2 接外部晶体的另一个引脚。在单片机内部，它是上述振荡器的反相放大器的输出端。采用外部振荡器时，此引脚应悬浮不连接。
(3) 控制或与其它电源复用引脚RST、ALE/ 、 和 /VPP
① 复位输入端。当振荡器运行时，在该引脚上出现两个机器周期的高电平将使单片机复位。
②ALE/ 当访问外部存储器时，ALE（地址锁存允许）的输出用于锁存地址的低位字节。即使不访问外部存储器，ALE端仍以不变的频率（此频率为振荡器频率的1/6）周期性地出现正脉冲信号。因此，它可用作对外输出的时钟，或用于定时目的。然而要注意的是：每当访问外部数据存储器时，将跳过一个ALE脉冲。在对Flash存储器编程期间，该引脚还用于输入编程脉冲（ ）[6]。
③ 程序存储允许（ ）输出是外部程序存储器的读选通信号。当AT89S52/LV52由外部程序存储器取指令（或常数）时，每个机器周期两次 有效（既输出2个脉冲）。但在此期间内，每当访问外部数据存储器时，这两次有效的 信号将不出现。
④ /VPP 外部访问允许端。要使CPU只访问外部程序存储器（地址为0000H～FFFFH），则 端必须保持低电平（接到GND端）。当 端保持高电平（接VSS端）时，CPU则执行内部程序存储器中的程序。
(4) 输入/输出引脚 P0.0～ P0.7、P1.0～P1.7、P2.0～ P2.7 和P3.0～P3.7
①P0端口（P0.0～ P0.7） P0是一个8位漏极开路型双向I/O端口。作为输出口用时，每位能以吸收电流的方式驱动8个TTL输入，对端口写1时，又可作高阻抗输入端用。
②P1端口（P1.0～ P1.7） P1是一个带有内部上拉电阻的8位双向I/O端口。P1的输出缓冲器可驱动（吸收或输出电流方式）4个TTL输入。对端口写1时，通过内部的上拉电阻把端口拉到高电位，这时可用作输入口。作输入口时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输出一个电流。
-
FHA和PHA的交叉验证技术在...
-
HFSS法拉第笼对频率选择表面性能的影响
-
小波分析用于图像增强的研究MATLAB仿真
-
灰色建模技术的通信运行指标预测
-
基于多指标决策的通信网...
-
Verilog的汉明码（15,11）编解码器的设计与仿真
-
AT89C51单片机IIC总线的监控...
高警觉工作人群的元情绪...
C++最短路径算法研究和程序设计
浅析中国古代宗法制度
现代简约美式风格在室内家装中的运用
江苏省某高中学生体质现状的调查研究
NFC协议物理层的软件实现+文献综述
g-C3N4光催化剂的制备和光催化性能研究
上市公司股权结构对经营绩效的影响研究
巴金《激流三部曲》高觉新的悲剧命运
中国传统元素在游戏角色...