Si和Ge都是金刚石晶体结构，其构型如图1-1所示，这种构型是立方体形状的包含有8个原子，这8个原子中的每个原子都有4个最靠近它的原子而且在稍微远一点的地方还环绕着12个原子。金刚石晶体结构是一个四面体，四面体的四个顶点就是那4个最靠近它的原子，并且这4个最靠近它的原子会与这个原子形成4个共价键。都是金刚石晶体结构的两种晶体Si和Ge能够形成一种Si1-xGex合金（其中的x取0~1之间任意值），这种合金是一种无限固溶体。自1985年起，人们对Si1-xGex/Si异质结构材料的研究就越来越深入，因为Si的生长需要外延技术，所以就出现了许多先进外延生长技术比如说分子束外延等，通过这些技术我们就可以在衬底上生长高质量SiGe薄膜层。

图1-1金刚石晶体结构

Si1-xGex/Si异质结构中在界面处会有失配位错阵列，因为异质结构所提供用来改善硅基半导体材料性能的应变会积累，这些失配位错阵列就是用来释放应变层的弹性应变的。当材料的平面结构和应变方向都相同的时候会存在一个临界厚度，这个临界厚度的大小取决于应变的大小和方向。当薄膜的厚度超过这个临界厚度的时候界面处就会形成用来释放应变的失配位错。失配位错一般会在失配应力的作用下发生运动，也会增加变得更多，在最后会进入异质结构薄膜中形成穿透位错。这些失配位错形成的穿透位错会改变半导体器件的物理特型和局部能带性质，穿透位错的数量过多就会使得器件的性能下降。此外，薄膜的生长通常会比较缓慢所以单位时间的产量很低，因为一般都是使用超高真空化学方法、或者物理气相沉积等方法来生长的。所以如果我们需要比较厚的Si1-xGex薄膜时，就会需要很长的生长时间。在外延层厚度没有超过临界厚度的时候层内应力也会很大，虽然在这个时候没有失配位错阵列，但是那些在位错内部的用来改善材料性质的失配应力没有得到释放。在后期使用高温环境的处理薄膜的时候这些失配应力才能得到释放，这些失配应力在释放以后会形成位错。这样会使得在异质结构上生长的硅的质量降低，这样会影响器件的合格率。我们需要研究Si1-xGex/Si异质结构中失配位错的微观结构以及它们的运动特性和相互作用来使异质结里的应变几乎完全释放以及厚度尽可能薄。

1。3。1 失配位错的产生

在硅基上生长SiGe薄膜的时候，Si基体和薄膜之间会存在失配应变，因为硅的晶格常数为5。43Å，Ge的晶格常数为5。66Å，他们之间会有晶格失配。由于晶格失配的存在，在异质结构里就会形成失配位错，然后材料中需要得到释放的应力就会通过这些失配位错来释放。如果材料的平面结构和应变的方向都一样的时候，那么就会存在一个临界厚度hc，在薄膜的厚度没有超过这个临界厚度的时候就可以将失配位错引入到晶格失配界面。当外延的薄膜厚度超过这个临界厚度hc的时候，就会形成失配位错[11]。来自优I尔Q论T文D网WWw.YoueRw.com 加QQ7520~18766

位错主要在一些金刚石晶体结构材料中的[111]面内传播[12]。如图1-2所示，失配位错主要平躺在界面附近的[111]面内。晶体中的位错不会终止于晶体的内部，这些位错要么在某平面内构成一个封闭的位错环，要么与别的位错相交形成一个节点，再或者会延伸到晶体的表面。在这种情况下，每条失配位错都与两条指向Si1-xGex层并终止在它的表面的螺位错相连接，与之构成一个半位错环结构。如图在1-2中，外延层和硅衬底之间的晶格失配会产生一个剪应力Fб。这个剪应力施加在螺位错臂AB上迫使AB运动，图中AB向前运动了那么与它连接的位错线也就被拉长了。整个过程如图1-2中所示。