图1-2 异质结构中的失配位错和穿透位错

Fб可以由各项同性的线弹性理论得到，公式如下：

式中G是外延层的切边模量；

b表示失配位错Burgers矢量的模；

h表示外延层的厚度；

ε表示外延层与衬底之间的晶格失配应变；

λ表示失配位错Burgers矢量与界面内垂直于位错方向的直线之间的夹角；

ν表示泊松比。

位错线变长会增加位错自身的能量，从而会引起一个线张力。利用位错理论可以将线张力FT算出：

式中的θ表示失配位错Burgers矢量与位错线之间的夹角；

 a表示线弹性理论不能使用时描述位错芯能量的参数。

从图中1-2中可以看出，在生长过程中当剪切应力等于线张力的时候会产生失配位错，此时的h代表的就是理想临界层厚度。公式为：

在早期的工作中，Bean等测得在550℃下使用分子束外延技术生长的GexSi1-x薄膜的临界厚度hc值比理论预测值要大，这个实际与理论的差距在Ge含量比较少的时候会更加明显[13]。但是理论和实验有一些不一样的地方，因为实验对位错密度的灵敏度是有限的[14]，伴随有弛豫动力学等因素的影响位错的形成就会比较慢。其后Houghton[15]、Green[16]等人研究了高温退火后的硅锗异质结构薄膜的性质，他们通过实验得到的临界厚度hc的值和通过计算得到的理论值相差不大。

在1985年时，Abstreiter等人使用弛豫过的异质结将电子控制在了一层Si中[17]，但是他们没有能够得到一条独立的电子流，因为在他们实验里整个结构中的穿透密度太高了，使得他们没能得到更高运动速度的电子。所以接下来的研究方向就是如何降低穿透位错的密度。对此人们发现控制异质结构生长的弛豫过程可以做到降低其中的穿透密度，一般都是使用渐进层生长和缓冲层生长这两种方法，这两种方法都非常不错但是也有一些不足。使用渐进层生长法需要很长时间来获得SixGe1-x膜，虽然生长出来的SixGe1-x膜中穿透位错的密度比较低，但是这个膜却非常厚在很多情况下并不实用。低温硅缓冲层生长法是在1996年由我国的研究员陈弘所提出的一种新的SixGe1-x生长技术[18]。这种技术就在硅基体和异质结构外延层之间加入一层低温Si（LT-Si）的缓冲层，本来位错会从基底直接传递到异质结构内部，但是由于这一层Si的作用，位错会被限制在这个缓冲层内不会传递到外延层中，也就降低了外延层中位错的密度。到目前为止利用这个LT-Si缓冲层方法方法已经可以在Si衬底上获得穿透位错密度低于105/cm2的500nm厚的Si0。7Ge0。3外延层薄膜[19]。

1。4 硅中位错类型

理想晶体的概念就是晶体中的晶胞都是相同的，也就是说晶体内部的粒子都完全按照周期性排列[20]。但现实中晶体的原子、分子却会总是会不可避免的存在着空位、错位、含杂质原子等缺陷，从而使其不可能按照理想的周期重复排列，这就是所谓的晶体缺陷。我们主要研究其中的位错缺陷。

硅晶体中存在的位错主要是30°位错，60°位错，90°位错和螺位错等[21]。其中30°和90°位错为肖克莱位错[22]。肖克莱位错也被称为部分位错指的是这个位错不是一个完整的周期，因为Burgers矢量在位错方向上缺失了一部分。也就是晶体内部的原子不是按照周期性排列而是错排了一部分，这个错排的部分形成了一个区域，这个区域就是堆垛层错区[23]。肖克莱位错是堆垛层错区域的边界，通常情况下会两个位错夹着一个堆垛层错区成对出现，这两个部分位错的Burgers矢量值是一个全位错的矢量值或者它们的和为0。当肖克莱位错移动时会有一个前延的位错和后延的位错带着堆垛层错区一块移动。全位错就是位错移动方向的周期长度等于它的Burgers矢量长度。